IBM và Lam Research vừa công bố thỏa thuận hợp tác nhằm phát triển vật liệu và quy trình sản xuất chip dưới 1 nm (nanomet).

Theo kế hoạch, hai công ty sẽ sử dụng công nghệ in khắc cực tím xa có độ mở ống kính lớn High NA EUV kết hợp với công nghệ chất quang dẫn khô Aether photoresist nhằm vượt qua các giới hạn vật lý hiện tại trong chế tạo chip logic. Các hoạt động nghiên cứu sẽ được triển khai tại tổ hợp công nghệ Albany NanoTech Complex ở bang New York.

Nanomet về mặt kỹ thuật đề cập đến chiều rộng của cổng trên bóng bán dẫn. Cổng càng nhỏ thì càng có thể tích hợp nhiều bóng bán dẫn hơn trên cùng diện tích, giúp bộ xử lý mạnh hơn. Trước đây, kích thước bóng bán dẫn từng được đo bằng centimet, sau đó là milimet, và hiện nay đã thu nhỏ xuống mức nanomet, tương đương đường kính của DNA người. Các mẫu chip tiên tiến nhất hiện nay đã đạt tiến trình khoảng 2 nm.

Trong hơn một thập kỷ qua, liên minh giữa IBM và Lam Research đã đóng góp vào nhiều bước tiến quan trọng của ngành bán dẫn, bao gồm tiến trình 7 nm và kiến trúc bóng bán dẫn nanosheet. Năm 2021, IBM cũng công bố mẫu chip 2 nm đầu tiên trên thế giới từ sự hợp tác này.

Ở giai đoạn nghiên cứu mới, trọng tâm sẽ chuyển sang việc xác thực toàn bộ quy trình sản xuất cho kiến trúc bóng bán dẫn nanosheet và nanostack. Công nghệ nanostack cho phép xếp chồng nhiều lớp nanosheet để tăng mật độ và hiệu năng của chip, đồng thời kết hợp với kỹ thuật cấp nguồn từ mặt sau của tấm wafer.

Với các tiến trình siêu nhỏ, công nghệ EUV truyền thống sử dụng chất quang dẫn khuếch đại hóa học dạng ướt bắt đầu bộc lộ hạn chế về độ chính xác. Trong khi đó, công nghệ Aether của Lam Research sử dụng chất quang dẫn khô được lắng đọng bằng tiền chất pha hơi và phát triển thông qua quy trình plasma.

Theo Lam Research, các hợp chất hữu cơ và kim loại trong vật liệu Aether có khả năng hấp thụ ánh sáng EUV cao hơn 3–5 lần so với vật liệu gốc carbon truyền thống. Điều này giúp giảm liều lượng tiếp xúc cần thiết trên mỗi tấm wafer và hỗ trợ duy trì quá trình tạo mẫu đơn bản ở các tiến trình tiên tiến mà không cần sử dụng kỹ thuật đa bản tốn kém.

Hai công ty cũng cho biết sẽ tiếp tục phát triển kiến trúc bóng bán dẫn nanosheet, trong đó nhiều lớp silicon mỏng được xếp chồng lên nhau để tăng dòng điện mà không làm tăng diện tích thiết bị. Bên cạnh đó, công nghệ cấp nguồn từ mặt sau wafer giúp giải phóng không gian cho các lớp kết nối phía trước, tối ưu việc truyền tín hiệu.

Những nỗ lực này nhằm kéo dài đà thu nhỏ của chip theo Moore's Law do Gordon Moore đề xuất năm 1965, dự đoán số lượng bóng bán dẫn trên mạch tích hợp sẽ tăng gấp đôi theo chu kỳ khoảng 18 tháng.

Trong nhiều thập kỷ, định luật Moore đã định hình sự phát triển của ngành bán dẫn, thúc đẩy tiến bộ trong các lĩnh vực từ máy tính cá nhân, điện thoại thông minh đến chip xử lý cho trí tuệ nhân tạo. Cuộc đua thu nhỏ kích thước bóng bán dẫn cũng khiến nhiều hãng như TSMC, Intel và Samsung Electronics đầu tư hàng tỷ USD mỗi năm để phát triển các thế hệ chip mới.

Ông Chiang Shang-yi, cựu giám đốc nghiên cứu và phát triển của TSMC, nhận định nếu Định luật Moore thực sự chạm tới giới hạn, ngành bán dẫn có thể đối mặt với thách thức lớn trong tương lai khi tốc độ cải tiến công nghệ chậm lại.