IBM vừa giới thiệu nguyên mẫu chip bán dẫn 0,7 nm, đánh dấu bước tiến mới trong cuộc đua thu nhỏ transistor khi ngành công nghiệp đang tiến sát các giới hạn vật lý của công nghệ sản xuất chip truyền thống.
Ảnh: tạo bởi AI
Theo IBM, công nghệ mới được xây dựng trên kiến trúc transistor ba chiều mang tên nanostack, giúp vượt qua những hạn chế của thiết kế phẳng đang được sử dụng phổ biến hiện nay. Trên một khuôn chip có kích thước tương đương móng tay, nguyên mẫu này tích hợp gần 100 tỷ bóng bán dẫn, gần gấp đôi mật độ so với chip 2 nm mà hãng từng công bố vào năm 2021.
Đại diện IBM cho biết, so với công nghệ 2 nm, chip 0,7 nm có thể mang lại hiệu suất xử lý cao hơn khoảng 50% hoặc giảm tới 70% mức tiêu thụ điện năng, tùy theo từng kịch bản vận hành. Những cải tiến này được kỳ vọng sẽ đáp ứng tốt nhu cầu tính toán ngày càng lớn của các mô hình trí tuệ nhân tạo, trung tâm dữ liệu, điện toán đám mây và các thiết bị điện tử thế hệ mới.
Khác với phương pháp bố trí transistor theo chiều ngang truyền thống, kiến trúc nanostack xếp chồng các lớp transistor theo phương thẳng đứng. Cách tiếp cận này giúp tăng đáng kể mật độ linh kiện trên cùng diện tích, đồng thời cho phép kết hợp nhiều loại vật liệu bán dẫn khác nhau ở từng lớp nhằm tối ưu hiệu năng và khả năng tiết kiệm năng lượng.
Theo IBM, việc chuyển sang cấu trúc ba chiều sẽ mở ra hướng phát triển mới cho ngành bán dẫn trong bối cảnh việc tiếp tục thu nhỏ transistor bằng công nghệ hiện tại ngày càng trở nên khó khăn và tốn kém.
Ông Jay Gambetta, Giám đốc Nghiên cứu kiêm IBM Fellow, nhận định đột phá này giúp ngành công nghiệp tiến gần hơn tới giới hạn ở quy mô nguyên tử. Theo ông, kiến trúc nanostack không chỉ tạo ra những transistor nhỏ hơn mà còn thay đổi cách thiết kế và sản xuất chip, hướng tới các bộ xử lý mạnh hơn và tiêu thụ ít năng lượng hơn.
Trong quá trình nghiên cứu, IBM hợp tác với nhiều đối tác trong lĩnh vực thiết bị sản xuất bán dẫn như Lam Research, Tokyo Electron và SCREEN Semiconductor Solutions. Các thử nghiệm được thực hiện tại trung tâm nghiên cứu bán dẫn của IBM ở Albany, bang New York (Mỹ), cho thấy kiến trúc mới có khả năng vận hành ổn định và đủ tiềm năng để phát triển thành công nghệ sản xuất trong tương lai.
Bên cạnh việc nâng cao năng lực xử lý, công nghệ mới còn giúp tối ưu hệ thống bộ nhớ trên chip. IBM cho biết kích thước ô nhớ SRAM có thể giảm khoảng 40%, qua đó tăng mật độ lưu trữ dữ liệu, hỗ trợ các bộ xử lý AI cần dung lượng bộ nhớ ngày càng lớn.
Giới chuyên gia đánh giá, khi các mô hình AI liên tục mở rộng quy mô và yêu cầu tính toán tăng mạnh, những cải tiến về kiến trúc bán dẫn sẽ đóng vai trò quyết định đối với hiệu quả vận hành của trung tâm dữ liệu cũng như chi phí năng lượng toàn ngành.
Dù mới ở giai đoạn nguyên mẫu, IBM kỳ vọng các bộ xử lý ứng dụng kiến trúc nanostack có thể được thương mại hóa trong khoảng 5 năm tới, mở ra thế hệ chip hiệu năng cao dành cho AI, điện toán hiệu năng cao (HPC), hạ tầng đám mây và nhiều thiết bị điện tử tiêu dùng.
Theo IBM, nanomet (nm) là đơn vị dùng để biểu thị kích thước đặc trưng của transistor trên chip. Kích thước càng nhỏ, số lượng transistor tích hợp trên cùng diện tích càng lớn, giúp bộ xử lý hoạt động mạnh mẽ hơn đồng thời tiết kiệm điện năng. Hiện nay, các dòng chip thương mại tiên tiến nhất trên thế giới mới đạt tiến trình 2 nm, trong khi nguyên mẫu 0,7 nm được xem là bước tiến quan trọng hướng tới thế hệ bán dẫn kế tiếp.
Bình luận
0