CHUYÊN TRANG VĂN HOÁ, DI SẢN, LỊCH SỬ, DU LỊCH

TÔN VINH CỘI NGUỒN, KẾT NỐI THỜI ĐẠI

Theo dõi chúng tôi trên các nền tảng

Công nghệ

Huawei tìm lối đi mới trong cuộc đua chip, đặt cược vào tốc độ truyền tín hiệu thay vì thu nhỏ bóng bán dẫn

Sao La 31/05/2026 11:47 GMT+7

vtv8.vtv.vn - Trong bối cảnh chịu ảnh hưởng từ các lệnh hạn chế công nghệ của Mỹ, Huawei đang theo đuổi hướng phát triển chip mới tập trung vào việc tối ưu tốc độ truyền tín hiệu bên trong vi mạch. Đây được xem là nỗ lực tìm kiếm lợi thế cạnh tranh khi khả năng tiếp cận công nghệ sản xuất chip tiên tiến ngày càng bị thu hẹp.

Huawei ngày 29/5 cho biết hãng đang phát triển một nguyên lý thiết kế chip mới, tập trung vào việc tăng tốc độ truyền tín hiệu thay vì tiếp tục thu nhỏ bóng bán dẫn. Động thái này diễn ra trong bối cảnh các lệnh hạn chế từ Mỹ khiến các doanh nghiệp Trung Quốc gặp khó khăn trong việc tiếp cận những thiết bị sản xuất chip tiên tiến nhất.

Huawei tìm lối đi mới trong cuộc đua chip, đặt cược vào tốc độ truyền tín hiệu thay vì thu nhỏ bóng bán dẫn- Ảnh 1.

Kể từ năm 2019, Trung Quốc bị hạn chế nhập khẩu các hệ thống quang khắc cực tím cực ngắn (EUV) hiện đại của ASML. Đây là thiết bị đóng vai trò quan trọng trong việc tạo ra các chi tiết siêu nhỏ trên chip, cho phép nâng cao hiệu năng nhờ quy trình sản xuất ngày càng thu nhỏ. Việc không thể tiếp cận công nghệ EUV đã khiến các doanh nghiệp bán dẫn Trung Quốc gặp nhiều thách thức khi cạnh tranh với những nhà sản xuất hàng đầu như TSMC.

Trong nhiều thập kỷ qua, ngành công nghiệp bán dẫn phát triển dựa trên định luật Moore, theo đó số lượng bóng bán dẫn trên một vi mạch thường tăng gấp đôi sau khoảng hai năm. Tuy nhiên, Huawei cho rằng mô hình phát triển này đang dần chạm tới những giới hạn vật lý, trong khi các lệnh hạn chế từ bên ngoài khiến hãng phải đối mặt với những rào cản sớm hơn so với các đối thủ quốc tế.

Hướng đi mới của Huawei được gọi là Tau Scaling Law, có thể hiểu là nguyên lý tối ưu hóa chip dựa trên thời gian truyền tín hiệu. Công nghệ cốt lõi trong chiến lược này là LogicFolding, cho phép sắp xếp các mạch logic, mạch analog và bộ nhớ theo cấu trúc xếp chồng với mức độ liên kết cao hơn nhằm cải thiện mật độ linh kiện, hiệu suất hoạt động và tốc độ xử lý.

Tuy nhiên, nhiều chuyên gia cho rằng việc giảm độ trễ tín hiệu không phải là khái niệm hoàn toàn mới trong ngành bán dẫn. Ngày 28/5, Giám đốc điều hành Nvidia Jensen Huang nhận định đây là một bước tiến đáng chú ý đối với Huawei nhưng chưa đủ để tạo ra mối đe dọa đối với TSMC. Theo ông, TSMC đã ứng dụng công nghệ xếp chồng khuôn chip và đóng gói 3D trong gần một thập kỷ qua.

Trong khi đó, các nhà phân tích của Bernstein cảnh báo rằng việc xếp nhiều lớp chip có thể giúp gia tăng mật độ bóng bán dẫn nhưng cũng làm tăng mật độ năng lượng, kéo theo nguy cơ quá nhiệt cao hơn. Ngoài ra, tỷ lệ thành phẩm và chi phí sản xuất vẫn là những thách thức đáng kể đối với công nghệ này.

Huawei cho biết chip Kirin thế hệ mới dành cho điện thoại thông minh, dự kiến ra mắt vào cuối năm nay, sẽ là sản phẩm đầu tiên được trang bị kiến trúc LogicFolding.

Theo bà He Tingbo, Chủ tịch mảng bán dẫn của Huawei, thiết kế mới có thể giúp cải thiện hiệu suất năng lượng tới 41% và nâng tốc độ vận hành tối đa gần 13% so với kiến trúc một lớp trước đây.

Dù vậy, Huawei hiện chưa công bố tỷ lệ thành phẩm, chi phí sản xuất cũng như các dữ liệu đối chiếu cụ thể với những dòng chip cạnh tranh trên thị trường. Chuyên gia Lian Jye Su của Omdia nhận định hiện vẫn chưa có đủ dữ liệu để tiến hành kiểm chứng độc lập các tuyên bố về hiệu năng của công nghệ mới này.

Bình luận

0

Bạn cần đăng nhập để thực hiện chức năng này!

Bình luận không đăng nhập

Bạn không thể gửi bình luận liên tục.
Xin hãy đợi 60 giây nữa.